



Московский институт электроники
и математики им. А.Н. Тихонова

Современные
информационно-
вычислительные системы

Москва
2025

2275 Проект ИСП РАН: Тестовый стенд для исследования тестовых наборов для микропроцессоров с архитектурой RISC-V

Выполнил: студент группы МКС251 Бай Сяоюй


Преподаватель: Камкин Александр Сергеевич

Комплексный процесс верификации

- План определяет стратегию тестирования (Simulation и Formal).
- Проверка результата анализирует прогон тестов.
- Функциональное покрытие измеряет полноту верификации.
- Покрытие формирует обратную связь с Планом для итеративного улучшения.

Методологии валидации тестов

- Сравнение по сигнатуре
- Сравнение трасс
- Синхронное пошаговое сравнение
- Асинхронное непрерывное сравнение
- Все требуют эталонной (золотой) модели






Референсные модели RISC-V

- QEMU
- Spike
- SAIL
- ImperasFPM

Simulator	QEMU	Spike	SAIL	ImperasFPM
License	GPL	UC permissive	BSD permissive	Commercial
Feature completeness	All ISA features	Latest spec versions only	No PMA, no hyp, no vectors	All features, all versions
Signature compare	✗	✓	✓	✓
Trace compare	✗	✓	✓	✓
Sync lockstep	✗	✓	✗	✓
Async compare	✗	✗	✗	✓
Supports Hardware Assisted Verification	✗	✗	✗	✓
Supports Virtual Platforms and Hybrid simulation	✓	✗	✗	✓


Сравнение подписей

Сравнение ограниченного набора инструкций. Для полноты необходимо тестирование на мутации. Неисправность обнаружена после завершения всей программы. Ссылка может быть сгенерирована в автономном режиме.



Сравнение трассировок

Сравнить удаленные инструкции, затронутые регистры. Неисправность обнаружена после завершения всей программы. Ссылка может быть сгенерирована в автономном режиме.





Сравнение не является тривиальным


В таблице приведен пример файлов трассировки из riscvOVPsimPlus и Spike для запуска программы. Уже можно заметить, что скрипт сравнения может быть нетривиальным — обратите внимание на разные номенклатуры для наименования регистров и разные мнемоники для инструкций (например, Spike использует c. для сжатого формата, а riscvOVPsimPlus — нет).

riscvOVPsimPlus	Spike
Info 1: 'riscvOVPsim/cpu', 0x0000000080000000(_start): Machine f14022f3 csrr t0,mhartid	core 0: 0x0000000080000000 (0xf14022f3) csrr t0, mhartid
Info 2: 'riscvOVPsim/cpu', 0x0000000080000004(_start+4): Machine 4301 li t1,0	core 0: 3 0x0000000080000000 (0xf14022f3) x5 0x0000000000000000
Info 3: 'riscvOVPsim/cpu', 0x0000000080000006(_start+6): Machine 00628263 beq t0,t1,8000000a	core 0: 0x0000000080000004 (0x00004301) c.li t1, 0
Info 4: 'riscvOVPsim/cpu', 0x000000008000000a(_start+a): Machine 00000417 auipc s0,0x0	core 0: 3 0x0000000080000004 (0x4301) x6 0x0000000000000000
Info s0 0000000000000000 -> 000000008000000a	core 0: 0x0000000080000006 (0x00628263) beq t0, t1, pc + 4
Info 5: 'riscvOVPsim/cpu', 0x000000008000000e(_start+e): Machine 00c40413 addi s0,s0,12	core 0: 3 0x0000000080000006 (0x00628263)
Info s0 000000008000000a -> 0000000080000016	core 0: 0x000000008000000a (0x00000417) auipc s0, 0x0
Info 6: 'riscvOVPsim/cpu', 0x0000000080000012(_start+12): Machine 00040067 jr s0	core 0: 3 0x000000008000000a (0x00000417) x8 0x000000008000000a
	core 0: 0x000000008000000e (0x00c40413) addi s0, s0, 12
	core 0: 3 0x000000008000000e (0x00c40413) x8 0x0000000080000016
	core 0: 0x0000000080000012 (0x00040067) jr s0
	core 0: 3 0x0000000080000012 (0x00040067)




Синхронное сравнение с синхронным шагом

Сравните инструкцию, выведенную из обращения, все регистры. Обнаружена ошибка в затронутой инструкции – нет потраченных впустую циклов.



Асинхронное непрерывное сравнение

Сравните инструкцию, находящуюся в режиме ожидания, все регистры. Обнаружена ошибка в затронутой инструкции – нет потраченных впустую циклов. Асинхронные события, такие как прерывания и отладка.





Один тест, множество сравнений

```
# Info (IDV) ImperasDV VERIFICATION REPORT
# Info (IDV) Instruction retires : 114,943
# Info (IDV) Traps : 19
# Info (IDV) Interrupt events : 214
# Info (IDV) Ending cycle count : 220,956
# Info (IDV) Sets / Compares
# Info (IDV) PC : 114,962 / 114,943
# Info (IDV) Instruction : 114,962 / 114,943
# Info (IDV) GPR : 54,811 / 54,811
# Info (IDV) CSR : 459,687 / 231,087
# Info (IDV) FPR : 0 / 0 (disabled)
# Info (IDV) VR : 0 / 0 (disabled)
# Info (IDV)
# Info (IDV) Total compares : 515,784
# Info (IDV) Mismatches : 0
```



Источники тестов (Test sources)

- Набор тестов на соответствие архитектуре (Architectural compliance suite)
- Набор направленных тестов Synopsys Imperas riscVSATESTS (Synopsys Imperas riscVSATESTS directed test suite)
- Наборы "пыточных" тестов компилятора (Compiler torture suites)
- Случайный поток инструкций (Random instruction stream)
 - RISC-V DV – Открытый исходный код, ChipsAlliance (Open source, ChipsAlliance)
 - Force RISC-V – Открытый исходный код, OpenHW group (Open source, OpenHW group)
 - Valtrix Sting – Коммерческий (Commercial)
 - Breker Trek-SoC – Коммерческий (Commercial)
 - RISCV-CTG – Incore, Открытый исходный код (Incore, Open source)



riscVISACOV (Synopsys)

- Автоматически генерируется, покрывает все стандартные расширения (Autogenerated, covers all standard extensions)
- RV32I доступен на GitHub, остальные – по коммерческой лицензии (RV32I available from GitHub, others available under commercial license)
- Вся документация (список точек покрытия) является общедоступной (All documentation (list of cover points) is public)
- Может генерировать покрытие для пользовательских инструкций и CSR (Can generate coverage for custom instructions and CSRs)

ISA Extension: RV32I

Specification: I Base Integer Instruction Set

Version: 2.1 XLEN: 32

Instructions: 37

Covergroups: 37

Coverpoints total: 492

Coverpoints Compliance Basic: 204

Coverpoints Compliance Extended: 176

Coverpoints DV Un-privileged Basic: 112

Extension	Subset	Instruction	Covergroup	Coverpoint	Coverpoint Description	Coverpoint Level
RV32I		add	add_cg	cp_asm_count	Number of times instruction is executed	Compliance Basic
				cp_rd	RD (GPR) register assignment	Compliance Basic



RISC-V DV

- Часть генератора тестов RISC-V DV (Part of RISC-V DV test generator)
- Выполняет синтаксический анализ трассировочного журнала (Parses trace log)
- Выполняет синтаксический анализ всех инструкций, а не только тех, которые проверяются DV-тестированием (Parses all instructions, not just those checked by the DV testing)

Оставляет потенциальные пробелы в верификации (Leaves potential gaps in verification)

```
info: PASSED test: riscv_arithmetic_basic_test_0 instructions:11463 matches:9635
info: PASSED test: riscv_ebreak_debug_mode_test_1 instructions:29982 matches:11828
info: PASSED test: riscv_mmu_stress_test_0 instructions:17896 matches:8896 means
EXECUTED
```



Incore RISC-V ISAC

- Извлекает покрытие из трассировочного файла и сопоставляет его с точками покрытия (Extracts coverage from trace file and matches to coverage points)
- Передает данные в RISC-V CTG для генерации тестов (Feeds into RISC-V CTG for test generation)
- Циклическая зависимость – тесты всегда будут достигать 100% покрытия (покрытие создается вручную, а тесты генерируются для достижения этого покрытия) (Circular dependency – tests will always hit 100% coverage (coverage is manually created and tests generated to hit that coverage))

ISA Extension: RV32I
Specification: I Base Integer Instruction Set
Version: 2.1 XLEN: 32

Instructions: 37
Covergroups: 37
Coverpoints total: 492
Coverpoints Compliance Basic: 204
Coverpoints Compliance Extended: 176
Coverpoints DV Un-privileged Basic: 112

Extension	Subset	Instruction	Covergroup	Coverpoint	Coverpoint Description	Coverpoint Level
RV32I		add	add_cg	cp_asm_count	Number of times instruction is executed	Compliance Basic
				cp_rd	RD (GPR) register assignment	Compliance Basic



Спасибо за внимание!